This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04282726 A

(43) Date of publication of application: 07.10.92

(51) Int. Ci

G06F 9/32

(21) Application number: 03047032

(22) Date of filing: 12.03.91

(71) Applicant:

FUJITSU LTD

(72) Inventor:

HIDA EUI

SATO TAIZO

YAMADA KATSUHIKO


(54) VARIABLE LENGTH INSTRUCTION DECODING **SYSTEM**

(57) Abstract:

PURPOSE: To decode the instruction length of many instructions included in a variable length instruction inputted at an instruction fetching stage in a variable length instruction decoding system by using cycles reduced as much as possible.

CONSTITUTION: At the time of fetching N unit length instructions (N33) in which instruction length is charged by the unit length of each instruction, N decoders 12, to 12N receive the supply of n unit length instructions and decode them in each unit length instruction. Then N logical circuit groups 13_1 to 13N respectively form instruction length information for specifying the position of the leading unit length instruction in each instruction based upon the output signals of the decoders 12, to 12M and leading specification signals or the output signals of the preceding logical circuit groups. A leading specification signal storing circuit 14 forms and stores a leading specification signals for specifying the position of the leading unit length information of an instruction to be fetched at the time of the succeeding instruction fetching based upon instruction length information outputted from the circuit groups 13, to 13N.

COPYRIGHT: (C)1992,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平4-282726

(43) 公開日 平成4年(1992)10月7日

(51) Int.Cl.*

識別記号

庁内臣理番号

FΙ

技術表示箇所

G 0 6 F 9/32

350 A 9189-5B

審査請求 未請求 請求項の数1(全 7 頁)

		1	
(21)出類番号	特額平3-47032	(71)出願人	000005223
			富士通株式会社
(22) 出類日	平成3年(1991)3月12日		神奈川県川崎市中原区上小田中1015番地
		(72)発明者	飛田 英二
			神奈川県川崎市中原区上小田中1015番地
			富士通床式会社内
		(72)発明者	佐藤 泰造
			神奈川県川崎市中原区上小田中1015番地
			富士通铁式会社内
		(72)発明者	山田 強彦
			神奈川県川崎市中原区上小田中1015番地
			富士通床式会社内
		(74)代理人	弁理士 伊東 忠彦 (外2名)
		F	


(54) 【発明の名称】 可変長命令解読方式

(57)【要約】

【目的】 本発明は可変長命令解読方式に関し、命令フェッチ段階で入力される可変長命令に含まれる多数命令の命令長をできるだけ少ないサイクルで解読することを目的とする。

【構成】 N個のデコーダ(12、~12、22、~22、)は、命令長が命令毎に単位長で変化する3以上のN個の単位長命令を命令フェッチ時に供給されて各単位長命令毎に解読する。N個の論理回路群(13、~13、23、~23、)は、N個のデコーダ(12、~12、22、~22、)の出力信号と先頭指示信号又は前段の論理回路群の出力信号とから各命令の先頭の単位長命令の位置を指示する命令長情報を生成する。先頭指示信号保持回路(14、24)は、N個の論理回路群(13、~13、23、~23、)の出力する命令長情報から次の命令フェッチ時の命令の先頭の単位長命令の位置を指示する先頭指示信号を生成して保持する。

本海明方式の命令プリデコーダのブロック思



【特許請求の範囲】

【請求項1】 命令長が命令毎に単位長で変化する3以上のN個の単位長命令を命令フェッチ時に供給されて各単位長命令毎に解説するN個のデコーダ(12,~12、22、~22、)と、該N個のデコーダ(12、~12、22、~22、)の出力信号と先頭指示信号又は前段の論理回路群の出力信号とから各命令の先頭の単位長命令の位置を指示する命令長情報を生成するN個の論理回路群(13、~13、23、~23、)の出力する命令長情報から次の命令フェッチ時の命令の先頭の単位長命令の位置を指示する先頭指示信号を生成して保持する先頭指示信号保持回路(14、24)とを有することを特徴とする可変長命令解読方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は可変長命令解読方式に関 し、可変長命令の命令長を解読する可変長命令解読方式 に関する。

[0002]

【従来の技術】近年のマイクロプロセッサは命令処理速度を向上させるため、その設計にいろいろな手法がとられている。その一つにパイプライン命令処理があり、RISC (Reduced Instruction set Computer) アーキテクチャの世界では、これをさらに発展させた複数命令同時実行方式を用いたマイクロプロセッサも市場にあらわれている。

【0003】パイプライン命令処理の場合一つの命令処理を命令デコード、オペランドフェッチ等のいくつかの処理単位(ステージ)に分割し、ステーシ単位で命令処理を進め、各命令の処理をオーバーラップさせることで命令処理速度の向上を計る。ここで命令デコードステージに着目した場合RISCアーキテクチャは大きな利点を持っている。それは命令長が固定であるため与えられた命令列の中でどこが先頭であるかということが、命令デコードを行なう前段階で判明しているという点である。そのため命令デコーダに対する命令コード入力(命令先頭位置合わせ)を容易に行なうことができる。

【0004】一方、CISC(Complex Instruction Selection Delicomputer)アーキテクチャの場合、命令長が可変である。図5は可変長命令フォーマットを説明する図である。図中、OPコードとは、命令機能情報を含んだピット列を意味し、EXTとは拡張部のことであり、OPコードにより規定される命令機能を実行する上で必要な定数ピッド列を意味する。例えば、アドレス計算に使用するためのディスプレースメントであり、あるいは即値オペランド(イミディエート)である。命令先頭は常にOPコードよりなる単位長命令ピット列であり、拡張部が命令先頭になることはない。一命令中一OPコードが基本であり、OPコード中のサイズフィールドで指定され 50

る定数サイズにより拡張部が何単位長になるかが決定する。この拡張部が可変であるので命令全体が可変長となっている。命令長1の命令はOPコードよりなっている。命令長2の命令はOPコードと一つのEXTよりなる。以下同様である。一命令中にOPコード1とOPコード2の二つのOPコードをもつ命令があるが、これはOPコード1で使用するオペランドがメモリフェッチ不要であるといった場合にOPコード2まで同時に演算に行なおうというものである。ここでは元々は64ビットマイクロブロセッサ16ビットを命令及の単位とする場合に対した命令フォーマットである。この場合EXT(定数)の最大長は64ビットであるので、最大命令長は64ビットであるので、最大命令長は64ビットであるので、最大命令長は64ビット)となる。

【0005】このため、与えられた命令列のどこが命令区切りであるか一度命令デコードを行なわないと決定することが出来ない。従って一度命令デコードを行った後、次の命令コードのための命令先頭位置合わせのための時間をとることになり、この時間が前述のバイブライン処理に対してネックとなる。命令デコード以降のステージが高速になっても命令デコーダへの命令入力に時間をとっては命令処理時間を短縮することができないからである。従ってCISCアーキテクチャの場合にも命令デコードステージを実行する前に命令長を知っておく必要が生じている。

[0006]

【発明が解決しようとする課題】従来のCISCアーキテクチャのマイクロプロセッサにおいては、命令フェッチ段階で命令長のみを解読する命令プリデコーダは設けていないか、また設けていたとしても命令長を判別するものではなく、分岐命令等を光に解読しておく目的のものであった。このため命令長がわからないままパイプラインステージの命令デコードステージに入るため、次命令先頭判別を行うのに時間を要するという制約が生じ、命令処理速度を上げることが出来ないでいた。

【0007】さらに、よしんば命令長を判別する命令プリデコーダを設けても、1マシンサイクルで一命令しか命令長を解読しなかった。このため命令フェッチがおそくなり、後続の実際の命令処理を行うパイプラインが命令フェッチと比較して高速に処理を終えてしまうのでパイプラインに空きが生じ、全体としての命令処理速度を上げることが出来ないという問題があった。

【0008】本発明は上記の点に鑑みなされたもので、 命令フェッチ段階で入力される可変長命令に含まれる多 数命令の命令長を解読する可変長命令解読方式を提供す ることを目的とする。

[0009]

【課題を解決するための手段】本発明の可変長命令解読 方式は、命令長が命令毎に単位長で変化する3以上のN 個の単位長命令を命令フェッチ時に供給されて各単位長 3

命令毎に解説するN個のデコーダと、N個のデコーダの 出力信号と先頭指示信号又は前段の論理回路群の出力信 号とから各命令の先頭の単位長命令の位置を指示する命 令長情報を生成するN個の論理回路群と、N個の論理回 路群の出力する命令長情報から次の命令フェッチ時の命 令の先頭の単位長命令の位置を指示する先頭指示信号を 生成して保持する先頭指示信号保持回路とを有する。

【作用】本発明においては、デコーダによってどの単位 長命令が各命令の先頭かを解読し、また先頭指示信号及 10 び前段の論理回路群の命令長情報に基づいて命令情報を 生成するため、誤りなく命令長情報を生成でき、この命 令長情報に応じた命令パッファに格納する際に各命令の 先頭位置合わせを行なうことができ、これによって後段 のパイプライン処理で余計な空きステージが生じること

[0011]

[0010]

【実施例】図2は本発明方式のデータ処理システムの一 実施例のブロック図を示す。

がなく高速の命令処理を行なうことができる。

【0012】同図中、データバス1:~1、夫々よりか 20 置が指示されている。 らパラレル供給されるN単位長命令の命令セットは一度 に命令プリデコーダ2に供給される。命令プリデコーダ 2 を先頭としてLA 2 2 は各単位長命令をデコードしてどの単位長命令が命令 された場合には論理 の先頭であるかを解放し、得られた命令長情報を上記N 1::、1::がアサード 単位長命令と共に命令キャッシュ3に登録し、また命令 が全てネゲートされて パッファ4に供給する。 【0019】図3は6

【0013】命令バッファ4には命令プリデコーダ2又は命令キャッシュより供給される命令が格納される。このときどの単位長命令が命令セットの先頭であるかが命令情報によって認識され先頭の位置合わせを行なったて 30 格納される。各命令は先頭から命令デコーダ5に供給され、命令セットの解読及び処理が実行される。

【0014】図1は本発明方式の命令プリデコーダの一実施例のプロック図を示す。ここでは最大命令長が4単位長命令である命令セットを一度にN単位長命令だけ処理する場合について示している。

【0015】同図中、10:~10: 夫々は単位長命令が外部より入来するデータバスであり、データバス10:~10:夫々よりの単位 長命令はラッチ回路 (LAT) 11:~11: 夫々にラッチされて、デコーダ (D 40 EC) 12:~12: 夫々に供給される。

【0016】デコーダ(DEC)12:~12:夫々は各単位長命令をデコードし、単位長命令がOPコードを供給されたデコーダはサイズフィールを解読して4系統の命令長情報信号1:~1:を出力する。この際、命令及1のときには1:のみをアサート(Hレベル)し、命令長2のときには1:1:をアサートし、命令長4のときには1:1:1:をアサートし、命令長4のときには1:1:1:1:をでサートし、命令長4のときには1:1:1:1:を全てアサートする。また単位長命令がEXTを供給されたデコーダは単なるデ

【0017】VLT14は命令長情報信号111~111を供給されて次マシンサイクルでDEC121.122.123。 123の出力のうち何単位長分無効とするべきかを割り出して例えば最大命令長4の場合ならDEC121.122.123に供給する無効指示信号をアサートする。 つまり無効指示信号によって命令の先頭の単位長命令位置が指示されている。

【0018】これによって命令長3の命令がLAT11 を先頭としてLAT11: 、11: 、11: にラッチされた場合には論理回路群13: の出力信号 l:: 、1: 、1: がアサートされ、出力信号 l:: 、1: ~1: が全てネゲートされて命令長3であることを指示する。【0019】図3は図1における信号タイミングチャートを示す。データバス10: ~10。に入来する図3(A)に示すN単位長の命令は図3(B)に示すタイミングでLAT11: ~11: にラッチされ、DEC12: ~12: でデコードされて図3(C)に斜線で示すタイミングで命令長情報が出力され、この命令長情報はLAT11: ~11: にラッチされたN単位長の命令と共に図2に示す命令キャッシュ3及び命令バッファ4に供給される。

【0020】図4は命令プリデコーダの他の実施例のプロック図を示す。同図中、図1と同一部分には同一符号を付し、その説明を省略する。

【0021】デコーダ(DEC)221~22 表々は各単位長命令をデコードし、単位長命令がOPデコードを供給されたデコーダはサイズフィールドを解読して4系統の命令長情報信号11~11を出力する。この際、命令長1のときには11のみをアサートし、命令長3のときには11のみをアサートし、命令長4のときには11のみをアサートし、命令長4のときには11のみをアサートする。また単位長命令がEXTを供給されたデコーダは単なるデータ列が供給されているのでその命令長情報信号出力は不定になる。

ときには $\{1, 1, 1, 1\}$ をアサートし、命令長 $\{4, 0\}$ 【 $\{0, 0, 2, 2\}$ 各デコーダ $\{1, 2, 1, 2\}$ 夫々の命令長情 をには $\{1, 1, 1, 1\}$ を全てアサートする。ま 報信号 $\{1, 2, 2, 3\}$ 大々 に 大々は 論理 回路 詳 $\{2, 3\}$ とされ た 単位長命令が $\{1, 2, 3\}$ で という に 大々は 論理 回路 詳 $\{2, 3\}$ に 大々 は 論理 回路 詳 $\{2, 3\}$ に 大々 は 論理 回路 詳 $\{3, 4\}$ に 大々 は 論理 回路 詳 $\{4, 4\}$ に 大々 は 論理 $\{4, 4\}$ に 大々 は 論理 $\{4, 4\}$ に 大々 は かま $\{4, 4\}$ に 大々 は $\{4, 4\}$ に 大々 は $\{4, 4\}$ に 大々 $\{4, 4\}$ に $\{4, 4\}$ に 大々 $\{4, 4\}$ に $\{4, 4\}$ に 大々 $\{4, 4\}$ に $\{4, 4\}$ に

て出力される。論理回路群23,にはVLT14よりの有効指示信号が供給され、論理回路群23,にはVLT14よりの有効指示信号と命令長情報しいとの論理和が供給され、論理回路群23,にはVLT14よりの有効指示信号と命令長情報信号した。したの論理和が供給され、論理回路群23,にはVLT14よりの有効指示信号と命令長情報信号した。した。したの整数)夫々には命令長情報した。、したうつ、の整数)夫々には命令長情報した。、したうつ、した。こ、した。この論理和が供給される。各論理回路群23、~23。夫々は論理和信号がアサートされたときのみ有効化されて動作を行ない、DEC22、~22、夫々から供給される命令長情報信号を出力する。

【0023】 VLT24は命令長情報信号【11~151を 供給されて次マシンサイクルでDEC221、222、 221、221の出力のうちどの単位長命令を有効とす るべきかを割り出して、例えば最大命令長4の場合なら DEC221に供給する有効指示信号としアサートす る。つまり有効指示信号によって命令の先頭の単位長命 令位置が指示されている。

【0.0.2.4】これによって、命令長3の命令がLAT11. を先頭としてLAT11. 、1.1. 、1.1. にラッチされた場合には出力信号1.1. のみがアサートされ、出力信号1.1. ~1.1. ~1.1. が全てネゲートされて命令長3であることを指示する。

【0025】このように、デコーダによってどの単位長 命令が心命令の先頭かを解読し、また有効又は無効指示 信号及び前段の論理回路群の命令長情報に基づいて命令 長情報を生成するため、EXTのピットパターンがOP コードと同一のピットパターンであったとしても誤りなく命令長情報を生成でき、この命令長情報に応じて命令パッファに格納する際に各命令の先頭位置合わせを行なうことができ、これによって後段のパイプライン処理で余計な空きステージが生じることがなく高速の命令処理を行なうことができる。

[0026]

【発明の効果】上述の如く、本発明の可変長命令解読方式によれば、命令フェッチ段階で入力される可変長命令10 に含まれる多数命令の命令長を出来るだけ少ないサイクルで解読することができ、実用上きわめて有用である。

【図面の簡単な説明】

【図1】本発明方式の命令プリデコーダの一実施例のブロック図である。

【図2】本発明方式のデータ処理システムの一実施例の ブロック図である。

【図3】図1における信号タイミングチャートである。


【図 4】本発明方式の命令プリデコーダの変形例のプロック図である。

20 【図 5】可変長命令を説明するための図である。 【符号の説明】

- 2 命令プリデコーダ
- 3 命令キャッシュ
- 4 命令パッファ
- 5 命令デコーダ
- 11,~11, ラッチ回路
- 12, ~12, . 22, ~22, デコーダ
- 13, ~13, . 23, ~23, 論理回路群
- 14.24 命令長保持回路


[2]

本 発 明 方 式 の命 令 プリデコー ダ の プロック 図




[23]

囮1における世号 タイミングチャート



[2] 2]

本発明方式のデータ処理システムのプロック圏



[25]

可支援命令を製明するための国

EXTEXTEXT

[図4]

命令プリデコーダのブロック図

